|
MICROSAR-basierte Interprozesskommunikation für ein Multicore-SoC zur Parallelisierung von CAN-Tasks
(Master-Arbeit Nr. 1031)
Entwurf und Implementierung einer Ethernet-Schnittstelle für ein experimentelles objektbasiertes Rechnersystem
(Master-Arbeit Nr. 1053)
"Fast Misprediction Recovery" für einen superskalaren objektbasierten Prozessor in VHDL
(Master-Arbeit Nr. 1051)
Network Traffic Prediction with Machine Learning using Gaussian Processes
(Master-Arbeit Nr. 1050)
Entwurf und Implementierung eines PCI-Express Endpoints für einen FPGA in VHDL zur Anbindung von Peripheriegeräten an einen objektbasierten Forschungsprozessor
(Master-Arbeit Nr. 1049)
Entwurf und Implementierung eines PCIe Transaction Layer Packet Generators mit Hilfe eines AMD FPGA mit integriertem ARM-Prozessor (SoC)
(Master-Arbeit Nr. 1048)
Solving the Routing, Modulation, and Spectrum Assignment Problem using Reinforcement Learning
(Master-Arbeit Nr. 1037)
Dimensioning a German Train IP-Optical Network with Integer Linear Programming
(Master-Arbeit Nr. 1033)
MICROSAR-basierte Interprozesskommunikation für ein Multicore-SoC zur Parallelisierung von CAN-Tasks
(Master-Arbeit Nr. 1031)
Network Pathfinding with Reinforcement Learning
(Master-Arbeit Nr. 1030)
Design and Implementation of an Intent-Based Networking Framework on top of ONOS SDN Controller
(Master-Arbeit Nr. 1024)
Traffic Prediction on Backbone Networks Using Gaussian Processes
(Master-Arbeit Nr. 1022)
Implementation and Evaluation of a SDN-controlled Network Emulation with Containerized Network Elements
(Master-Arbeit Nr. 1019)
Flexibler Netzsimulator für die verteilte Disposition von Schienenverkehrsfahrzeugen
(Master-Arbeit Nr. 1012)
Hardware-basierter Schutz der Kontrollflussintegrität in einem RISC-V-Prozessor
(Master-Arbeit Nr. 1010)
Quantification of the Availability Compliance in Shared Path Protected Networks
(Master-Arbeit Nr. 1007)
|
webmaster | © Universität Stuttgart, IKR | Impressum
