Hintergrund

RISC-V ist eine offene und frei verfügbare Befehlssatzarchitektur. Im Gegensatz zu den meisten bisherigen Befehlssatzarchitekturen kann RISC-V kostenlos sowohl privat als auch kommerziell verwendet werden. Darüber hinaus kann man die Befehlssatzarchitektur weiterentwickeln, ohne sich zu verpflichten, diese Weiterentwicklungen zu veröffentlichen. Aufgrund dieser Vorteile ist RISC-V sowohl für Forschung und Lehre als auch für Unternehmen sehr attraktiv und gewinnt stetig an Bedeutung.

Ein vom IKR entwickeltes Framework für Prozessoremulatoren wird zur Unterstützung in der Lehre verwendet. Dieses in Java programmierte Framework umfasst derzeit die drei am IKR entwickelten Lehrprozessoren Minimalprozessor, IKR CISC und IKR RISC-II sowie seit kurzem auch RISC-V.

Problembeschreibung

Es soll eines neues Framework für Prozessoremulatoren als Web-Anwendung entwickelt werden. Dabei soll in einem ersten Schritt exemplarisch ein RISC-V Emulator implementiert werden. Dieser Emulator soll dabei mindestens das RV32I Base Integer Instruction Set implementieren. Die Arbeit gliedert sich in folgende Schritte:

Erworbene Kenntnisse und Fähigkeiten

Sie verstehen die Funktionsweise eines RISC-V Prozessors und lernen, wie man Web-Anwendungen entwickelt. Des Weiteren erwerben Sie die Fähigkeit, sich in bestehende Software Frameworks einzuarbeiten und diese zu erweitern.