Bild mit Unilogo
home uni uni kontakt kontakt
unilogo Universität Stuttgart
Institut für Kommunikationsnetze und Rechnersysteme (IKR)

Themenbeschreibung

Druckansicht
 

Bachelor-Arbeit / Forschungsarbeit Nr. 1044    (In Bearbeitung)   [pdf]

Spezifikation, Redesign und systematischer Test der Caches in einem superskalaren objektbasierten Prozessor in VHDL


Methoden

Themengebiete

Entwurf digitaler Systeme

Rechnerarchitektur


Beschreibung

Hintergrund

Am Institut entsteht derzeit ein superskalarer Prototyp einer ebenfalls am Institut entwickelten objektbasierten Prozessorarchitektur. Diese objektbasierte Instruction Set Architecture weist hinsichlich ihrer Sicht des Speichers ein höheres Abstraktionsniveau als konventionelle Architekturen auf, lässt sich aber dennoch mit Hilfe von State-of-the-art-Mechanismen wie dynamischem Scheduling, Sprungvorhersage und Spekulation effizient implementieren.

Aufgabenstellung

In der Arbeit sollen die bestehenden Caches in der prototypischen Implementierung des objektbasierten Prozessors detailliert spezifiziert und mit Hilfe geeigneter Testbenches umfassend gegen die Spezifikation getestet werden. Auftretende Fehlerfälle sollen analysiert und korrigiert werden. Weiterhin soll das Design der Caches hinsichtlich ihrer Modulstruktur analysiert und gegebenenfalls verbessert werden. Abschließend soll untersucht werden, wie weit es möglich und sinnvoll ist, zwei prinzipiell verschiedene Caches durch nur eine generischen Beschreibung zu modellieren.

Erworbene Kenntnisse und Fähigkeiten

Sie lernen eine neuartige objektbasierte Prozessorarchitektur kennen, vertiefen Ihre Kenntnisse über Mechanismen in modernen superskalaren Prozessoren und sammeln praktischen Erfahrungen mit VHDL und VHDL Werkzeugen.


Voraussetzungen

 

Entwurf digitaler Systeme
Rechnerarchitektur und Rechnerorganisation